FPGA 注意事項

學習中所遇到的疑問與心得...

問題:

  1. CLK上升或下降緣做運算,似乎會導致運算不正確。

 


心得:

  1. University Program VWF 主要拿來模擬簡易電路設計,複雜電路設計則適合寫 TestBench + ModelSim 來模擬。

參考資料:

(原創) 如何使用ModelSim-Altera作電路模擬? (SOC) (Quartus II) (ModelSim)

(筆記) 如何設計邊緣檢測電路? (SOC) (Verilog)

Quick Quartus: Verilog